español

Seleccione el idioma

EnglishRepublika e ShqipërisëالعربيةGaeilgeEesti VabariikEuskeraБеларусьБългарски езикíslenskapolskiAfrikaansDanskDeutschрусскийFrançaisPilipinoSuomiҚазақша한국의NederlandČeštinaHrvatskaLatviešulietuviųromânescMelayuMaoriবাংলা ভাষারမြန်မာKongeriketPortuguêsپښتوSvenskaCрпскиසිංහලSlovenskáSlovenijaภาษาไทยTürk diliاردوУкраїнаO'zbekespañolעִבְרִיתΕλλάδαMagyarországItaliaIndonesiaTiếng Việt

Categorías

  1. Circuitos integrados (ICS)

    Circuitos integrados (ICS)

  2. Productos semiconductores discretos
  3. Condensadores
  4. RF/if y RFID
  5. Resistencias
  6. Sensores, transductores

    Sensores, transductores

  7. Relés
  8. Fuentes de alimentación-montaje a bordo
  9. Aisladores
  10. Inductores, bobinas, estranguladores
  11. Conectores, interconexiones

    Conectores, interconexiones

  12. Protección del circuito
Casa > Noticias > FD-SOI FPGAS Get PCIE y LPDDR4 Interfacing

Noticias

FD-SOI FPGAS Get PCIE y LPDDR4 Interfacing

Machxo5t-Nx, como se les llama, son adecuados para "un conjunto de diseños de funciones de control para redes empresariales, visión artificial e IoT industrial", dijo.

Lattice Nexus fpga FD SoI transistorSe construyen utilizando el proceso FDDSOI de la compañía (imagen a la derecha), que puede reducir drásticamente los errores blandos de la radiación en comparación con los CMO a granel, ya que hay menos volumen de semiconductores (naranja) con acceso a los transistores en los acarreos espuriosos que se pueden generar,

Se incluyen hasta 7.2 millones de migos, hasta 55 Mbit de flash de usuario y hasta 96k celdas lógicas (ver la tabla a continuación).



Hay hasta 291 iOS de propósito general "que admiten la configuración de IO temprana y proporcionan características adicionales como 1.25 Gbit/S SGMII, desplegable predeterminado, zorra en caliente y tasa de seco programable", dijo Lattice.

Se admiten múltiples voltajes IO (1, 1.2, 1.5, 1.8, 2.5 y 3.3V) y hay interfaces LVD y MIPI.

La función de interfaz PCIe y LPDDR4 en los dos más grandes (53k y 96k celda) de los tres dispositivos anunciados.

Para la protección de la propiedad intelectual, hay un botín múltiple con cifrado de transmisión de bits (AES256) y autenticación (ECC256).

El embalaje es de 17 x 17 mm con tono de 0.8 mm, y hay una opción de 14 x 14 mm para la versión más pequeña (celda de 25k).

Machxo5-nx Machxo5t-nx
Dispositivo LFMXO5-25 LFMXO5-55T LFMXO5-100T
Células lógicas 25k 53k 96k
bloques de memoria integrados 80 (x18kbit) 166 208
Memoria incrustada 1440 kbit 2988 3744
Ram distribuido 184 kbits 320 639
Grandes bloques de memoria 1 5 7
Grandes bits de memoria 512 kbit 2560 3584
18 × 18 multiplicadores 20 146 156
Bloques de ADC 2 2 2
Oscilador de 450MHz 1 1 1
Oscilador de 128 kHz 1 1 1
PCIe Gen2 Hard IP 0 1 1
GPLL 2 4 4
Flash de usuario (sin inicialización) 15 mbbit 79 79

Las fuentes de red varían en algunos de los números utilizados en el artículo y la tabla anteriores (la verificación de hechos está en marcha), así que verifíquelos por sí mismo si son importantes para usted.